
#3

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE



CLAIM TO PRIORITY UNDER 35 U.S.C. 119

Assistant Commissioner for Patents Washington, D.C. 20231

Sir:

The benefit of the filing date of the following prior applications filed in the following foreign country is hereby requested and the right of priority provided under 35 U.S.C. 119 is hereby claimed:

Japanese Patent Appl. No. P10-091844, filed April 3, 1998

Japanese Patent Appl. No. P10-051795, filed February 26, 1999

In support of this claim, filed herewith is a certified copy of said original foreign applications.

Respectfully submitted,

Dated: June 25, 1999

Ronald P. Kananen Reg. No. 24,104

RADER, FISHMAN & GRAUER P.L.L.C.

1233 20TH Street, NW Suite 501 Washington, DC 20036 202-955-3750-Phone 202-955-3751 - Fax

日

PATENT OFFICE JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

Date of Application:


1999年 2月2

Application Number:

平成11年特許願第051795号

出 人 Applicant (s):

ソニー株式会社



CERTIFIED COPY OF PRIORITY DOCUMENT

JUN 2.5 1999

1999年 3月26日

特許庁長官 Commissioner, Patent Office

保佐山建

特平11-051795

【書類名】

特許願

【整理番号】

9900088312

【提出日】

平成11年 2月26日

【あて先】

特許庁長官殿

【国際特許分類】

H04N 15/00

【発明の名称】

画像処理装置およびその方法

【請求項の数】

40

【発明者】

【住所又は居所】

東京都品川区北品川6丁目7番35号 ソニー株式会社

内

【氏名】

黒瀬 悦和

【特許出願人】

【識別番号】

000002185

【氏名又は名称】 ソニー株式会社

【代表者】

出井 伸之

【代理人】

【識別番号】

100094053

【弁理士】

【氏名又は名称】

佐藤 隆久

【先の出願に基づく優先権主張】

【出願番号】

平成10年特許願第 91844号

【出願日】

平成10年 4月 3日

【手数料の表示】

【予納台帳番号】

014890

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

特平11-051795

【包括委任状番号】 9707389

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 画像処理装置およびその方法

【特許請求の範囲】

【請求項1】

同時に処理を行うとする複数の画素毎にそれぞれ設けられ、入力した複数の第 1の画素データを相互に並列に処理して複数の第2の画素データを生成する複数 の画素処理回路と、

前記画素処理回路に入力する前記第1の画素データに基づいて、前記第2の画素データを生成するための画素処理を前記画素処理回路が行わないと判断した場合に、当該画素処理回路の動作を停止する制御手段と

を有する画像処理装置。

【請求項2】

前記画素処理回路は、クロック信号に基づいて動作し、

前記制御手段は、前記第2の画素データを生成するための画素処理を前記画素 処理回路が行うと判断した場合に、当該画素処理回路に前記クロック信号を供給 し、

前記第2の画素データを生成するための画素処理を前記画素処理回路が行わないと判断した場合に、当該画素処理回路への前記クロック信号の供給を停止する 請求項1に記載の画像処理装置。

【請求項3】

前記画素処理回路の各々は、パイプライン処理を行うように相互に直列に接続 された複数の処理回路を有する

請求項2に記載の画像処理装置。

【請求項4】

前記画素処理回路内の直列に接続された複数の処理回路は、それぞれフラグ記憶部を有し、前記複数の処理回路の前記フラグ記憶部が直列接続されてシフトレジスタを構成し、当該シフトレジスタにより前記パイプライン処理および前記クロック信号の供給の制御を行う

請求項3に記載の画像処理装置。

【請求項5】

前記画素処理回路は、画素のR(赤), G(緑), B(青)の出力を決定する 画素データについての処理を行う

請求項1に記載の画像処理装置。

【請求項6】

表示手段に表示する画像を所定形状の単位図形を組み合わせて表現し、同一の 前記単位図形内に位置する複数の画素の画素データを同一の処理条件に基づいて 処理し、同時に処理を行う複数の画素の画素データのうち処理対象となっている 前記単位図形の内側に位置する画素の画素データの処理結果を有効なものとして 用いる画像処理装置において、

同時に処理を行なおうとする前記複数の画素データのそれぞれについて、対応 する画素が前記単位図形の内側に位置するか否かを判断する画素位置判断手段と

前記同時に処理を行おうとする前記複数の画素データを相互に並列に処理する 複数の画素処理手段と、

前記画素位置判断手段の判断結果に基づいて、前記複数の画素処理手段のうち 前記処理対象となっている単位図形の内側に位置する画素データを処理する前記 画素処理手段以外の前記画素処理手段の動作を停止する制御手段と

を有する画像処理装置。

【請求項7】

前記画素処理手段は、クロック信号に基づいて動作し、

前記制御手段は、前記処理対象となっている単位図形の内側に位置する画素の 画素データを処理する前記画素処理手段にクロック信号を供給し、

前記処理対象となっている単位図形の内側に位置しない画素の画素データを処理する前記画素処理手段への前記クロック信号の供給を停止する

請求項6に記載の画像処理装置。

【請求項8】

前記画素処理回路の各々は、パイプライン処理を行うように相互に直列に接続 された複数の処理回路を有する 請求項7に記載の画像処理装置。

【請求項9】

前記画素処理回路内の直列に接続された複数の処理回路は、それぞれフラグ記憶部を有し、前記複数の処理回路の前記フラグ記憶部が直列接続されてシフトレジスタを構成し、当該シフトレジスタにより前記パイプライン処理および前記クロック信号の供給の制御を行う

請求項8に記載の画像処理装置。

【請求項10】

前記画素位置判断手段は、前記画素処理手段で処理される画素データに、前記 判断の結果を示す有効性指示データを付加し、

前記制御手段は、前記有効性指示データに基づいて、前記画素処理手段の動作 を停止するか否かを判断する

請求項6に記載の画像処理装置。

【請求項11】

同時に処理を行うとする複数の画素毎にそれぞれ設けられ、複数の第1の画素 データと対応する複数の第2の画素データとを、各画素毎に設定された混合比デ ータが示す混合比で混合して複数の第3の画素データを生成する複数の画素処理 手段と、

前記混合比データに基づいて、前記画素処理手段による前記混合を行うか否か を判断し、前記混合を行わないと判断した場合に、当該画素処理手段の動作を停 止する制御手段と

を有する画像処理装置。

【請求項12】

前記画素処理回路は、クロック信号に基づいて動作し、

前記制御手段は、前記混合を行うと判断した場合に、当該画素処理手段に前記 クロック信号を供給し、

前記混合を行わないと判断した場合に、当該画素処理手段への前記クロック信号の供給を停止する

請求項11に記載の画像処理装置。

【請求項13】

前記画素処理回路の各々は、パイプライン処理を行うように相互に直列に接続 された複数の処理回路を有する

請求項12に記載の画像処理装置。

【請求項14】

前記画素処理回路内の直列に接続された複数の処理回路は、それぞれフラグ記憶部を有し、前記複数の処理回路の前記フラグ記憶部が直列接続されてシフトレジスタを構成し、当該シフトレジスタにより前記パイプライン処理および前記クロック信号の供給の制御を行う

請求項13に記載の画像処理装置。

【請求項15】

前記第2の画素データを記憶する記憶手段 をさらに有し、

前記制御手段は、前記混合を行わないと判断した場合に、前記第1の画素データによって前記記憶手段に記憶されている前記第2の画素データを書き換えるように制御し、

前記混合を行うと判断した場合に、前記第3の画素データによって前記記憶手 段に記憶されている前記第2の画素データを書き換えるように制御する

請求項11に記載の画像処理装置。

【請求項16】

表示手段に表示する画像を所定形状の単位図形を組み合わせて表現し、同一の前記単位図形内に位置する複数の画素の画素データを同一の処理条件に基づいて処理し、同時に処理を行う複数の画素の画素データのうち処理対象となっている前記単位図形の内側に位置する画素の画素データの処理結果を有効なものとして用いる場合に、

同時に処理を行おうとする複数の画素毎にそれぞれ設けられ、複数の第1の画素データと対応する複数の第2の画素データとを、各画素毎に予め設定された混合比データが示す混合比で混合して複数の第3の画素データを生成する複数の画素処理手段と、

前記同時に処理を行なおうとする前記複数の画素のそれぞれについて、対応する画素が前記単位図形の内側に位置するか否かを判断し、前記対応する画素が前記単位図形の内側に位置しないと判断した場合、又は前記混合比データに基づいて前記混合を行わないと判断した場合に、当該画素についての画素処理を行う画素処理手段の動作を停止する制御手段と

を有する画像処理装置。

【請求項17】

記憶手段と、

同時に処理を行おうとする複数の画素毎にそれぞれ設けられ、複数の第1の画素データから複数の第2の画素データを生成する複数の画素処理手段と、

複数の前記第1の画素データの複数の第1の奥行きデータと、前記複数の第1の奥行きデータに対応して前記記憶手段に記憶されている複数の第3の画素データの複数の第2の奥行きデータとをそれぞれ比較する比較手段と、

前記比較の結果に基づいて、前記記憶手段に記憶されている前記第2の奥行き データに対応した第3の画素データを前記第2の画素データによって書き換える か否かを判断し、書き換えないと判断した場合に、対応する画素処理手段の動作 を停止する制御手段と

を有する画像処理装置。

【請求項18】

前記画素処理回路は、クロック信号に基づいて動作し、

前記制御手段は、前記記憶手段に記憶されている前記第3の画素データを前記第2の画素データによって書き換えると判断した場合に、対応する前記画素処理 手段に前記クロック信号を供給し、

前記記憶手段に記憶されている前記第3の画素データを前記第2の画素データ によって書き換えないと判断した場合に、対応する画素処理手段への前記クロッ ク信号の供給を停止する

請求項17に記載の画像処理装置。

【請求項19】

前記画素処理回路の各々は、パイプライン処理を行うように相互に直列に接続

された複数の処理回路を有する

請求項18に記載の画像処理装置。

【請求項20】

前記画素処理回路内の直列に接続された複数の処理回路は、それぞれフラグ記 憶部を有し、前記複数の処理回路の前記フラグ記憶部が直列接続されてシフトレ ジスタを構成し、当該シフトレジスタにより前記パイプライン処理および前記ク ロック信号の供給の制御を行う

請求項19に記載の画像処理装置。

【請求項21】

表示手段に表示する画像を所定形状の単位図形を組み合わせて表現し、同一の前記単位図形内に位置する複数の画素の画素データを同一の処理条件に基づいて処理し、同時に処理を行う複数の画素の画素データのうち処理対象となっている前記単位図形の内側に位置する画素の画素データの処理結果を有効なものとして用いる場合に、

記憶手段と、

同時に処理を行おうとする複数の画素毎にそれぞれ設けられ、複数の第1の画素データから複数の第2の画素データを生成する複数の画素処理手段と、

前記複数の第1の画素データの複数の第1の奥行きデータと、前記複数の第1の奥行きデータに対応して前記記憶手段に記憶されている複数の第3の画素データの複数の第2の奥行きデータとを比較する比較手段と、

前記同時に処理を行なおうとする前記複数の画素のデータのそれぞれについて、対応する画素が前記単位図形の内側に位置するか否かを判断し、前記比較結果に基づいて前記記憶手段に記憶されている前記第2の奥行きデータに対応した第3の画素データを前記第2の画素データによって書き換えるか否かを判断し、当該判断の結果、前記対応する画素が前記単位図形の内側に位置しないと判断した場合、又は前記書き換えを行わないと判断した場合に、対応する画素処理手段の動作を停止する制御手段と

を有する画像処理装置。

【請求項22】

同時に処理を行おうとする複数の画素毎にそれぞれ設けられ、複数の第1の画素データから複数の第2の画素データを生成する複数の画素処理手段を用いて画像処理を行う画像処理方法において、

前記画素処理回路が入力する前記第1の画素データに基づいて、前記第2の画 素データを生成するための画素処理を前記画素処理回路が行うか否かを判断し、

前記第2の画素データを生成するための画素処理を前記画素処理回路が行わないと判断した場合に、当該画素処理回路の動作を停止する

画像処理方法。

【請求項23】

前記画素処理回路がクロック信号に基づいて動作し、

前記第2の画素データを生成するための画素処理を前記画素処理回路が行うと 判断した場合に、当該画素処理回路にクロック信号を供給し、

前記第2の画素データを生成するための画素処理を前記画素処理回路が行わないと判断した場合に、当該画素処理回路へのクロック信号の供給を停止する 請求項22に記載の画像処理方法。

【請求項24】

前記画素処理回路の各々は、直列に接続された複数の処理回路でパイプライン 処理を行う

請求項23に記載の画像処理方法。

【請求項25】

前記画素処理回路内の直列に接続された複数の処理回路は、それぞれフラグ記憶部を有し、前記複数の処理回路の前記フラグ記憶部が直列接続されてシフトレジスタを構成し、当該シフトレジスタにより前記パイプライン処理および前記クロック信号の供給の制御を行う

請求項24に記載の画像処理方法。

【請求項26】

前記画素処理は、画素のR(赤), G(緑), B(青)の出力を決定する画素 データについての処理を行う 請求項22に記載の画像処理方法。

【請求項27】

表示手段に表示する画像を所定形状の単位図形を組み合わせて表現し、同一の 前記単位図形内に位置する複数の画素の画素データを同一の処理条件に基づいて 処理し、同時に処理を行う複数の画素の画素データのうち処理対象となっている 前記単位図形の内側に位置する画素の画素データの処理結果を有効なものとして 用いる画像処理方法において、

同時に処理を行なおうとする前記複数の画素データのそれぞれについて、対応 する画素が前記単位図形の内側に位置するか否かを判断し、

前記同時に処理を行おうとする前記複数の画素のデータを複数の画素処理手段 において相互に並列に処理し、

前記判断の結果に基づいて、前記複数の画素処理手段のうち前記処理対象となっている単位図形の内側に位置する画素の画素データを処理する前記画素処理手段以外の前記画素処理手段の動作を停止する

画像処理方法。

【請求項28】

前記画素処理手段がクロック信号に基づいて動作し、

前記処理対象となっている単位図形の内側に位置する画素の画素データを処理 する前記画素処理手段にクロック信号を供給し、

前記処理対象となっている単位図形の内側に位置しない画素の画素データを処理する前記画素処理手段への前記クロック信号の供給を停止する

請求項27に記載の画像処理方法。

【請求項29】

前記画素処理回路の各々は、直列に接続された複数の処理回路でパイプライン 処理を行う

請求項28に記載の画像処理方法。

【請求項30】

前記画素処理回路内の直列に接続された複数の処理回路は、それぞれフラグ記 憶部を有し、前記複数の処理回路の前記フラグ記憶部が直列接続されてシフトレ ジスタを構成し、当該シフトレジスタにより前記パイプライン処理および前記クロック信号の供給の制御を行う

請求項29に記載の画像処理方法。

【請求項31】

同時に処理を行おうとする複数の画素毎にそれぞれ設けられた複数の画素処理 手段により、複数の第1の画素データと複数の第2の画素データとを、各画素毎 に予め設定された混合比データが示す混合比で混合して複数の第3の画素データ を生成し、

前記混合比データに基づいて、前記画素処理手段による前記混合を行うか否か を判断し、

前記混合を行わないと判断した場合に、対応する画素処理手段の動作を停止する

画像処理方法。

【請求項32】

前記画素処理回路がクロック信号に基づいて動作し、

前記混合を行うと判断した場合に、対応する画素処理手段に前記クロック信号 を供給し、

前記混合を行わないと判断した場合に、対応する画素処理手段への前記クロック信号の供給を停止する

請求項31に記載の画像処理方法。

【請求項33】

前記画素処理回路の各々は、直列に接続された複数の処理回路でパイプライン 処理を行う

請求項32に記載の画像処理方法。

【請求項34】

前記画素処理回路内の直列に接続された複数の処理回路は、それぞれフラグ記憶部を有し、前記複数の処理回路の前記フラグ記憶部が直列接続されてシフトレジスタを構成し、当該シフトレジスタにより前記パイプライン処理および前記クロック信号の供給の制御を行う

請求項33に記載の画像処理方法。

【請求項35】

表示手段に表示する画像を所定形状の単位図形を組み合わせて表現し、同一の 前記単位図形内に位置する複数の画素の画素データを同一の処理条件に基づいて 処理し、同時に処理を行う複数の画素の画素データのうち処理対象となっている 前記単位図形の内側に位置する画素の画素データの処理結果を有効なものとして 用いる場合に、

同時に処理を行おうとする複数の画素毎にそれぞれ設けられた複数の画素処理 手段により、複数の第1の画素データと複数の第2の画素データとを、各画素毎 に予め設定された混合比データが示す混合比で混合して複数の第3の画素データ を生成し、

前記同時に処理を行なおうとする前記複数の画素のそれぞれについて、対応する画素が前記単位図形の内側に位置するか否かを判断し、前記対応する画素が前記単位図形の内側に位置しないと判断した場合、又は前記混合比データに基づいて前記混合を行わないと判断した場合に、対応する前記画素処理手段の動作を停止する

画像処理方法。

【請求項36】

同時に処理を行おうとする複数の画素毎にそれぞれ設けられた複数の画素処理 手段により、複数の第1の画素データから複数の第2の画素データを生成し、

前記複数の第1の画素データの複数の第1の奥行きデータと、前記複数の第1の奥行きデータに対応して記憶手段に記憶されている複数の第3の画素データの複数の第2の奥行きデータとをそれぞれ比較し、

前記比較の結果に基づいて、前記記憶手段に記憶されている前記第2の奥行き データに対応した第3の画素データを前記第2の画素データによって書き換える か否かを判断し、書き換えないと判断した場合に、対応する画素処理手段の動作 を停止する

画像処理方法。

【請求項37】

前記画素処理回路がクロック信号に基づいて動作し、

前記記憶手段に記憶されている前記第3の画素データを前記第2の画素データ ・によって書き換えると判断した場合に、対応する前記第2の画素処理手段に前記 クロック信号を供給し、

前記記憶手段に記憶されている前記第3の画素データを前記第2の画素データ によって書き換えないと判断した場合に、対応する前記第2の画素処理手段への 前記クロック信号の供給を停止する

請求項36に記載の画像処理方法。

【請求項38】

前記画素処理回路の各々は、直列に接続された複数の処理回路でパイプライン 処理を行う

請求項37に記載の画像処理方法。

【請求項39】

前記画素処理回路内の直列に接続された複数の処理回路は、それぞれフラグ記憶部を有し、前記複数の処理回路の前記フラグ記憶部が直列接続されてシフトレジスタを構成し、当該シフトレジスタにより前記パイプライン処理および前記クロック信号の供給の制御を行う

請求項38に記載の画像処理方法。

【請求項40】

表示手段に表示する画像を所定形状の単位図形を組み合わせて表現し、同一の 前記単位図形内に位置する複数の画素の画素データを同一の処理条件に基づいて 処理し、同時に処理を行う複数の画素の画素データのうち処理対象となっている 前記単位図形の内側に位置する画素の画素データの処理結果を有効なものとして 用いる場合に、

同時に処理を行おうとする複数の画素毎にそれぞれ設けられた複数の画素処理 手段により、複数の第1の画素データから複数の第2の画素データを生成し、

前記複数の前記第1の画素データの前記複数の第1の奥行きデータと、前記複数の第1の奥行きデータに対応して記憶手段に記憶されている複数の第3の画素

データの複数の第2の奥行きデータとをそれぞれ比較し、

前記同時に処理を行おうとする前記複数の画素のそれぞれについて、対応する 画素が前記単位図形の内側に位置するか否かを判断し、前記比較の結果に基づい て、前記記憶手段に記憶されている前記第2の奥行きデータに対応した第3の画 素データを前記第2の画素データによって書き換えるか否かを判断し、当該判断 の結果、前記対応する画素が前記単位図形の内側に位置しないと判断した場合、 又は前記書き換えを行わないと判断した場合に、対応する画素処理手段の動作を 停止する

画像処理方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、低消費電力化を図れる画像処理装置およびその方法に関する。

[0002]

【従来の技術】

種々のCAD(Computer Aided Design) システムや、アミューズメント装置などにおいて、コンピュータグラフィックスがしばしば用いられている。特に、近年の画像処理技術の進展に伴い、3次元コンピュータグラフィックスを用いたシステムが急速に普及している。

このような3次元コンピュータグラフィックスでは、各画素(ピクセル)に対応する色を決定するときに、各画素の色の値を計算し、この計算した色の値を、 当該画素に対応するディスプレイバッファ(フレームバッファ)のアドレスに書き込むレンダリング(Rendering)処理を行う。

レンダリング処理の手法の一つに、ポリゴン (Polygon)レンダリングがある。 この手法では、立体モデルを三角形の単位図形 (ポリゴン)の組み合わせで表現 し、このポリゴンを単位として処理を行い、描画することで、表示画面の色を決 定する。

[0003]

ポリゴンレンダリングでは、物理座標系における三角形の各頂点についての、

座標(x, y, z)と、色データ (R, G, B, α) と、張り合わせのイメージパターンを示すテクスチャデータの同次座標(s, t)および同次項qの値とを入力とし、これらの値を三角形の内部で補間する処理が行われる。

ここで、同次項 q は、簡単にいうと、拡大縮小率のようなもので、実際のテクスチャバッファのUV座標系における座標、すなわち、テクスチャ座標データ(u, v)は、同次座標(s, t)を同次項 q で除算した「s/q」および「t/q」に、それぞれテクスチャサイズUSIZEおよびVSIZEを乗じたものとなる。

このような3次元コンピュータグラフィックシステムでは、例えば、ディスプレイバッファ(フレームバッファ)に描画を行う際に、画素毎に、テクスチャ座標データ(u, v)を用いてテクスチャバッファからテクスチャデータを読み出し、この読み出したテクスチャデータを、立体モデルの表面に三角形を単位として張り付けるテクスチャマッピング処理を行う。

なお、立体モデルでのテクスチャマッピング処理では、各画素毎に、張り付け を行なうテクスチャデータが示す画像の拡大縮小率が変化する。

[0004]

ところで、このような3次元コンピュータグラフィックシステムでは、例えば 、所定の矩形内の8画素についての処理を並行して(同時に)行う場合がある。

また、前述したような三角形を単位図形としたポリゴンレンダリングでは、張 り付けを行うテクスチャデータの縮小率などは、三角形を単位として決定される

従って、並行して処理を行った8画素分の演算結果のうち、対象となる三角形の外部に位置する画素についての演算結果は無効になる。

具体的には、図12に示すように、三角形30について所定の演算を行って縮 小率を決定し、当該縮小率に応じたテクスチャデータを用いてテクスチャマッピ ング処理を行っている場合を考える。

ここで、矩形31,32,33は、それぞれ並行して処理される8(2×4) 画素が配置された領域であり、ポリゴンレンダリング処理において、各矩形内に 属する8画素については同じテクスチャデータが用いられる。 図12に示す場合には、矩形32に属する8画素は全て三角形30内に位置するため、8画素の演算結果は全て有効「1」である。これに対して、矩形31、33にそれぞれ属する8画素は、3画素は三角形30内に位置するが、5画素は三角形30の外に位置する。従って、8画素の演算結果のうち、3画素の演算結果は有効であるが、5画素の演算結果は無効となる。

従来では、矩形内に位置する8画素の全てについて、ポリゴンレンダリング処理を無条件に行っていた。

[0005]

【発明が解決しようとする課題】

しかしながら、上述したように、三角形を単位図形としたポリゴンレンダリング処理を行なう場合に、矩形内に位置する複数の画素の全てについての処理を、 対象となっている三角形の内部に位置するか否かとは無関係に実行すると、膨大な数の無効な演算を行うことになり、消費電力に大きな影響を及ぼす。

また、3次元コンピュータグラフィックシステムでは、上述した理由の他にも 、種々の要因で不要な演算を行うことがある。

また、近年、3次元コンピュータグラフィックシステムの動作クロック周波数 は非常に高くなっているため、消費電力の低下が大きな課題になっている。

[0006]

本発明は上述した従来技術の問題点に鑑みてなされ、消費電力の大幅な低下を図れる画像処理装置およびその方法を提供することを目的とする。

[0007]

【課題を解決するための手段】

上述した従来技術の問題点を解決し、上述した目的を達成するために、本発明の第1の観点の画像処理装置は、同時に処理を行うとする複数の画素毎にそれぞれ設けられ、入力した複数の第1の画素データを相互に並列に処理して複数の第2の画素データを生成する複数の画素処理回路と、前記画素処理回路に入力する前記第1の画素データに基づいて、前記第2の画素データを生成するための画素処理を前記画素処理回路が行わないと判断した場合に、当該画素処理回路の動作を停止する制御手段とを有する。

[0008]

また、本発明の第2の観点の画像処理装置は、表示手段に表示する画像を所定 形状の単位図形を組み合わせて表現し、同一の前記単位図形内に位置する複数の 画素の画素データを同一の処理条件に基づいて処理し、同時に処理を行う複数の 画素の画素データのうち処理対象となっている前記単位図形の内側に位置する画 素の画素データの処理結果を有効なものとして用いる画像処理装置であって、同 時に処理を行なおうとする前記複数の画素データのそれぞれについて、対応する 画素が前記単位図形の内側に位置するか否かを判断する画素位置判断手段と、前 記同時に処理を行おうとする前記複数の画素データを相互に並列に処理する複数 の画素処理手段と、前記画素位置判断手段の判断結果に基づいて、前記複数の画 素処理手段のうち前記処理対象となっている単位図形の内側に位置する画素デー タを処理する前記画素処理手段以外の前記画素処理手段の動作を停止する制御手 段とを有する。

[0009]

また、本発明の第3の観点の画像処理装置は、同時に処理を行うとする複数の 画素毎にそれぞれ設けられ、複数の第1の画素データと対応する複数の第2の画 素データとを、各画素毎に設定された混合比データが示す混合比で混合して複数 の第3の画素データを生成する複数の画素処理手段と、前記混合比データに基づ いて、前記画素処理手段による前記混合を行うか否かを判断し、前記混合を行わ ないと判断した場合に、当該画素処理手段の動作を停止する制御手段とを有する

[0010]

また、本発明の第4の観点の画像処理装置は、表示手段に表示する画像を所定 形状の単位図形を組み合わせて表現し、同一の前記単位図形内に位置する複数の 画素の画素データを同一の処理条件に基づいて処理し、同時に処理を行う複数の 画素の画素データのうち処理対象となっている前記単位図形の内側に位置する画 素の画素データの処理結果を有効なものとして用いる場合に、同時に処理を行お うとする複数の画素毎にそれぞれ設けられ、複数の第1の画素データと対応する 複数の第2の画素データとを、各画素毎に予め設定された混合比データが示す混 合比で混合して複数の第3の画素データを生成する複数の画素処理手段と、前記 同時に処理を行なおうとする前記複数の画素のそれぞれについて、対応する画素 が前記単位図形の内側に位置するか否かを判断し、前記対応する画素が前記単位 図形の内側に位置しないと判断した場合、又は前記混合比データに基づいて前記 混合を行わないと判断した場合に、当該画素についての画素処理を行う画素処理 手段の動作を停止する制御手段とを有する。

[0011]

また、本発明の第5の観点の画像処理装置は、記憶手段と、同時に処理を行おうとする複数の画素毎にそれぞれ設けられ、複数の第1の画素データから複数の第2の画素データを生成する複数の画素処理手段と、複数の前記第1の画素データの複数の第1の奥行きデータと、前記複数の第1の奥行きデータに対応して前記に意音段に記憶されている複数の第3の画素データの複数の第2の奥行きデータとをそれぞれ比較する比較手段と、前記比較の結果に基づいて、前記記憶手段に記憶されている前記第2の奥行きデータに対応した第3の画素データを前記第2の画素データによって書き換えるか否かを判断し、書き換えないと判断した場合に、対応する画素処理手段の動作を停止する制御手段とを有する。

[0012]

また、本発明の第6の観点の画像処理装置は、表示手段に表示する画像を所定 形状の単位図形を組み合わせて表現し、同一の前記単位図形内に位置する複数の 画素の画素データを同一の処理条件に基づいて処理し、同時に処理を行う複数の 画素の画素データのうち処理対象となっている前記単位図形の内側に位置する画 素の画素データの処理結果を有効なものとして用いる場合に、記憶手段と、同時 に処理を行おうとする複数の画素毎にそれぞれ設けられ、複数の第1の画素データから複数の第2の画素データを生成する複数の画素処理手段と、前記複数の第 1の画素データの複数の第1の奥行きデータと、前記複数の第1の奥行きデータ に対応して前記記憶手段に記憶されている複数の第3の画素データの複数の第2 の奥行きデータとを比較する比較手段と、前記同時に処理を行なおうとする前記 複数の画素のデータのそれぞれについて、対応する画素が前記単位図形の内側に 位置するか否かを判断し、前記比較結果に基づいて前記記憶手段に記憶されてい る前記第2の奥行きデータに対応した第3の画素データを前記第2の画素データによって書き換えるか否かを判断し、当該判断の結果、前記対応する画素が前記単位図形の内側に位置しないと判断した場合、又はかつ前記書き換えを行わないと判断した場合に、対応する画素処理手段の動作を停止する制御手段とを有する

[0013]

また、本発明の第1の観点の画像処理方法は、同時に処理を行おうとする複数の画素毎にそれぞれ設けられ、複数の第1の画素データから複数の第2の画素データを生成する複数の画素処理手段を用いて画像処理を行う画像処理方法であって、前記画素処理回路が入力する前記第1の画素データに基づいて、前記第2の画素データを生成するための画素処理を前記画素処理回路が行うか否かを判断し、前記第2の画素データを生成するための画素処理を前記画素処理回路が行わないと判断した場合に、当該画素処理回路の動作を停止する。

[0014]

また、本発明の第2の観点の画像処理方法は、表示手段に表示する画像を所定 形状の単位図形を組み合わせて表現し、同一の前記単位図形内に位置する複数の 画素の画素データを同一の処理条件に基づいて処理し、同時に処理を行う複数の 画素の画素データのうち処理対象となっている前記単位図形の内側に位置する画 素の画素データの処理結果を有効なものとして用いる画像処理方法であって、同 時に処理を行なおうとする前記複数の画素データのそれぞれについて、対応する 画素が前記単位図形の内側に位置するか否かを判断し、前記同時に処理を行おう とする前記複数の画素のデータを複数の画素処理手段において相互に並列に処理 し、前記判断の結果に基づいて、前記複数の画素処理手段のうち前記処理対象と なっている単位図形の内側に位置する画素の画素データを処理する前記画素処理 手段以外の前記画素処理手段の動作を停止する。

[0015]

また、本発明の第3の観点の画像処理方法は、同時に処理を行おうとする複数 の画素毎にそれぞれ設けられた複数の画素処理手段により、複数の第1の画素データと複数の第2の画素データとを、各画素毎に予め設定された混合比データが

特平11-051795

示す混合比で混合して複数の第3の画素データを生成し、前記混合比データに基づいて、前記画素処理手段による前記混合を行うか否かを判断し、前記混合を行 わないと判断した場合に、対応する画素処理手段の動作を停止する。

[0016]

また、本発明の第4の観点の画像処理方法は、表示手段に表示する画像を所定 形状の単位図形を組み合わせて表現し、同一の前記単位図形内に位置する複数の 画素の画素データを同一の処理条件に基づいて処理し、同時に処理を行う複数の 画素の画素データのうち処理対象となっている前記単位図形の内側に位置する画 素の画素データの処理結果を有効なものとして用いる場合に、同時に処理を行お うとする複数の画素毎にそれぞれ設けられた複数の画素処理手段により、複数の 第1の画素データと複数の第2の画素データとを、各画素毎に予め設定された混 合比データが示す混合比で混合して複数の第3の画素データを生成し、前記同時 に処理を行なおうとする前記複数の画素のそれぞれについて、対応する画素が前 記単位図形の内側に位置するか否かを判断し、前記対応する画素が前記単位図形 の内側に位置しないと判断した場合、又は前記混合比データに基づいて前記混合 を行わないと判断した場合に、対応する前記画素処理手段の動作を停止する。

[0017]

また、本発明の第5の観点の画像処理方法は、同時に処理を行おうとする複数の画素毎にそれぞれ設けられた複数の画素処理手段により、複数の第1の画素データの複数の第1の奥行きデータと、前記複数の第1の奥行きデータに対応して記憶手段に記憶されている複数の第3の画素データの複数の第2の奥行きデータとをそれぞれ比較し、前記比較の結果に基づいて、前記記憶手段に記憶されている前記第2の奥行きデータに対応した第3の画素データを前記第2の画素データによって書き換えるか否かを判断し、書き換えないと判断した場合に、対応する画素処理手段の動作を停止する。

[0018]

また、本発明の第6の観点の画像処理方法は、表示手段に表示する画像を所定 形状の単位図形を組み合わせて表現し、同一の前記単位図形内に位置する複数の

特平11-051795

画素の画素データを同一の処理条件に基づいて処理し、同時に処理を行う複数の 画素の画素データのうち処理対象となっている前記単位図形の内側に位置する画 素の画素データの処理結果を有効なものとして用いる場合に、同時に処理を行お うとする複数の画素毎にそれぞれ設けられた複数の画素処理手段により、複数の 第1の画素データから複数の第2の画素データを生成し、前記複数の前記第1の 画素データの前記複数の第1の奥行きデータと、前記複数の第1の奥行きデータ に対応して前記記憶手段に記憶されている複数の第3の画素データの複数の第2 の奥行きデータとをそれぞれ比較し、前記同時に処理を行おうとする前記複数の 画素のそれぞれについて、対応する画素が前記単位図形の内側に位置するか否か を判断し、前記比較の結果に基づいて、前記記憶手段に記憶されている前記第2 の奥行きデータに対応した第3の画素データを前記第2の画素データによって書 き換えるか否かを判断し、当該判断の結果、前記対応する画素が前記単位図形の 内側に位置しないと判断した場合、又は前記書き換えを行わないと判断した場合 に、対応する画素処理手段の動作を停止する。

[0019]

【発明の実施の形態】

以下、本実施形態においては、家庭用ゲーム機などに適用される、任意の3次元物体モデルに対する所望の3次元画像をCRT(Cathode Ray Tube)などのディスプレイ上に高速に表示する3次元コンピュータグラフィックシステムについて説明する。

第1実施形態

図1は、本実施形態の3次元コンピュータグラフィックシステム1のシステム 構成図である。

3次元コンピュータグラフィックシステム1は、立体モデルを単位図形である 三角形(ポリゴン)の張り合わせとして表現し、このポリゴンを描画することで 表示画面の各画素の色を決定し、ディスプレイに表示するポリゴンレンダリング 処理を行うシステムである。

また、3次元コンピュータグラフィックシステム1では、平面上の位置を表現する(x,y)座標の他に、奥行きを表すz座標を用いて3次元物体を表し、こ

の(x, y, z)の3つの座標で3次元空間の任意の一点を特定する。

[0020]

図1に示すように、3次元コンピュータグラフィックシステム1では、メイン メモリ2、I/Oインタフェース回路3、メインプロセッサ4およびレンダリン グ回路5が、メインバス6を介して接続されている。

以下、各構成要素の機能について説明する。

メインプロセッサ4は、例えば、ゲームの進行状況などに応じて、メインメモリ2から必要なグラフィックデータを読み出し、このグラフィックデータに対してクリッピング(Clipping)処理、ライティング(Lighting)処理およびジオメトリ(Geometry)処理などを行い、ポリゴンレンダリングデータを生成する。メインプロセッサ4は、ポリゴンレンダリングデータS4を、メインバス6を介してレンダリング回路5に出力する。

I/Oインタフェース回路3は、必要に応じて、外部からポリゴンレンダリングデータを入力し、これをメインバス6を介してレンダリング回路5に出力する

[0021]

ここで、ポリゴンレンダリングデータは、ポリゴンの各3頂点の(x, y, z, R, G, B, α , s, t, q) のデータを含んでいる。

(x, y, z)データは、ポリンゴの頂点の3次元座標を示し、(R, G, B)データは、それそれ当該3次元座標における赤、緑、青の輝度値を示している

αデータは、これから描画する画素と、ディスプレイバッファ21に既に記憶 されている画素とのR, G, Bデータのブレンド(混合)係数を示している。

(s, t, q) データのうち、(s, t) は、対応するテクスチャの同次座標を示しており、 qは同次項を示している。ここで、「s/q」および「t/q」に、それぞれテクスチャサイズUSIZEおよびVSIZEを乗じてテクスチャ座標データ(u, v) が得られる。テクスチャバッファ20に記憶されたテクスチャデータへのアクセスは、テクスチャ座標データ(u, v) を用いて行われる

すなわち、ポリゴンレンダリングデータは、三角形の各頂点の物理座標値と、 それぞれの頂点の色とテクスチャデータの同次座標および同次項を示している。

[0022]

以下、レンダリング回路5について詳細に説明する。

図1に示すように、レンダリング回路5は、DDA(Digital Differential An arizer) セットアップ回路10、トライアングルDDA回路11、テクスチャエンジン回路12、メモリI/F回路13、CRTコントローラ回路14、RAM DAC回路15、DRAM16およびSRAM17を有する。

DRAM16は、テクスチャバッファ20、ディスプレイバッファ21、zバッファ22およびテクスチャCLUTバッファ23として機能する。

[0023]

DDAセットアップ回路10

DDAセットアップ回路10は、後段のトライアングルDDA回路11において物理座標系上の三角形の各頂点の値を線形補間して三角形の内部の各画素の色と深さ情報を求めるのに先立ち、ポリゴンレンダリングデータS4が示す(z, R, G, B, α, s, t, q)データについて、三角形の辺と水平方向の差分を求めるセットアップ演算を行う。

このセットアップ演算は、具体的には、開始点の値と終点の値と、開始点と終 点との距離を用いて、単位長さ移動した場合における、求めようとしている値の 変分を算出する。

[0024]

また、DDAセットアップ回路10は、同時に処理を行う8画素のそれぞれについて、処理対象となる三角形の内部に位置するか否かを示す1ビットの有効指示データva1を決定する。具体的には、有効指示データva1は、三角形の内部に位置する画素について「1」とし、三角形の外部に位置する画素について「0」とする。

DDAセットアップ回路10は、算出した変分データS10と、各画素の有効 指示データvalとをトライアングルDDA回路11に出力する。 [0025]

トライアングルDDA回路11

トライアングルDDA回路11は、DDAセットアップ回路10から入力した 変分データS10を用いて、三角形内部の各画素の線形補間された(z, R, G, B, α , s, t, q) データを算出する。

本実施形態では、トライアングルDDA回路11は、並行して処理を行う矩形内に位置する8画素分のDDAデータS11を単位としてテクスチャエンジン回路12に出力する。

[0026]

ここで、DDAデータS11の(z, R, G, B, α , s, t, q, val) データは、図2に示すように、161ビットのデータである。

具体的には、R, G, B, α データがそれぞれ 8ビットであり、z, s, t, qデータがそれぞれ 3 2ビットであり、 v a 1 データが 1ビットである。

すなわち、トライアングルDDA回路11は、8画素分の(x, y)データと、v a 1 データS220 $_1$ ~S220 $_8$ と、被演算データS221 $_1$ ~S221 $_8$ からなるDDAデータS11をテクスチャエンジン回路12に出力する。

[0027]

テクスチャエンジン回路12およびメモリI/F回路13

テクスチャエンジン回路 1 2 による、DDAデータ S 1 1 を用いた、「s / q 」 および「t / q 」 の算出処理、テクスチャ座標データ(u , v) の算出処理、および、テクスチャバッファ 2 0 からの(R , G , B , α) データの読み出し処

理と、メモリ I / F 回路 1 3 による z 比較処理および混合処理とを、図 3 に示す 演算ブロック 2 0 0 , 2 0 1 , 2 0 2 , 2 0 4 , 2 0 5 でパイプライン方式で順 に実行する。

ここで、演算ブロック200, 201, 202, 204, 205は、それぞれ 8個の演算サブブロックを内蔵しており、8画素分の演算処理を並行して行う。

ここで、テクスチャエンジン回路12が演算ブロック200, 201, 202 を内蔵し、メモリI/F回路13が演算ブロック204, 205を内蔵している

[0028]

[演算ブロック200]

演算ブロック200は、DDAデータS11に含まれる(s,t,q)データを用いて、sデータをqデータで除算する演算と、tデータをqデータで除算する演算とを行う。

演算ブロック200は、図3に示すように、8個の演算サブブロック200 $_1$ \sim 200 $_8$ を内蔵する。

ここで、演算サブブロック 200_1 は、被演算データ S 2 21_1 および v a 1 データ S 2 20_1 を入力し、 v a 1 データ S 2 20_1 が「1」、すなわち有効であることを示す場合には、「s / q」および「t / q」を算出し、その算出結果を除算結果 S 2 0 0 1 として演算ブロック 2 0 1 の演算サブブロック 2 0 1 1 に出力する。

[0029]

また、演算サブブロック 200_1 は、 va1 データ $S220_1$ が「0」、すなわち無効であることを示す場合には、演算は行わず、除算結果 $S200_1$ を出力しないか、あるいは、所定の仮値を示す除算結果 $S200_1$ を演算ブロック 201_1 に出力する。

また、演算サブブロック 200 $_1$ は、 valデータ $S220_1$ を後段の演算サブブロック 201 $_1$ に出力する。

なお、演算サブブロック $200_2 \sim 200_8$ も、それぞれ対応する画素について、演算サブブロック 200_1 と同じ演算を行い、それぞれ除算結果 $S200_2$

 \sim S200 $_8$ および v a 1 データS220 $_2$ \sim S220 $_8$ を後段の演算ブロック201 $_2$ \sim 201 $_8$ にそれぞれ出力する。

[0030]

図4は、演算サブブロック2001の内部構成図である。

なお、図3に示す、全ての演算サブブロックは、基本的に、図4に示す構成を している。

図4に示すように、演算サブブロック200 $_1$ は、クロックイネーブラ210 $_1$ 、データ用フリップフロップ222、プロセッサエレメント223およびフラグ用フリップフロップ224を有する。

クロックイネーブラ210 $_1$ は、システムクロック信号S225を基準としたタイミングでva1データS220 $_1$ を入力し、va1データS220 $_1$ のレベルを検出する。そして、クロックイネーブラ210 $_1$ は、va1データS220 $_1$ が、「1」である場合には、例えば、クロック信号S210 $_1$ にパルス発生させ、「0」である場合には、クロック信号S210 $_1$ にパルス発生させない。

[0031]

プロセッサエレメント 223 は、入力した被演算データ $S2221_1$ を用いて前述した除算を行い、除算結果 $S200_1$ を演算サブブロック 201_1 のデータ用フリップフロップ 222 に出力する。

フラグ用フリップフロップ 2 2 4 は、システムクロック信号 S 2 2 5 を基準としたタイミングで、v a 1 データ S 2 2 0 1 を取り込み、後段の演算ブロック 2 0 1 のフラグ用フリップフロップ 2 2 4 に出力する

なお、システムクロック信号S 2 2 5 は、図 3 に示す全ての演算サブブロック $200_1 \sim 200_8$, $201_1 \sim 201_8$, $202_1 \sim 202_8$, $204_1 \sim 204_8$ のクロックイネーブラおよびフラグ用フリップフロップ 2 2 4 に供給される。

すなわち、演算サブブロック $200_1\sim200_8$, $201_1\sim201_8$, $202_1\sim202_8$, $204_1\sim204_8$ における処理は同期して行われ、同一の演算プロックに内蔵された 8 個の演算サブブロックは並行して処理を行う。

[0032]

[演算ブロック201]

演算ブロック201は、演算サブブロック $201_1\sim 201_8$ を有し、演算ブロック200から入力した除算結果 $S200_1\sim S200_8$ が示す「s/q」および「t/q」に、それぞれテクスチャサイズUSIZEおよびVSIZEを乗じて、テクスチャ座標データ(u、v)を生成する。

演算サブブロック $201_1 \sim 201_8$ は、それぞれクロックイネーブラ $211_1 \sim 211_8$ により v a 1 データ $S220_1 \sim S220_8$ のレベル検出を行った結果、当該レベルが「1」の場合にのみ演算を行い、それぞれ演算結果であるテクスチャ座標データ $S201_1 \sim S201_8$ を、演算ブロック2020 の演算サブブロック $202_1 \sim 202_8$ に出力する。

[0033]

〔演算ブロック202〕

演算ブロック202は、演算サブブロック $202_1 \sim 202_8$ を有し、メモリ I / F 回路13を介して、SRAM17あるいはDRAM16に、演算ブロック 201で生成したテクスチャ座標データ(u, v)を含む読み出し要求を出力し、メモリ I / F 回路13を介して、SRAM17あるいはテクスチャバッファ20に記憶されているテクスチャデータを読み出すことで、(u, v)データに対応したテクスチャアドレスに記憶された(R, G, B, α)データS17を得る

なお、テクスチャバッファ20には、MIPMAP(複数解像度テクスチャ)などの複数の縮小率に対応したテクスチャデータが記憶されている。ここで、何れの縮小率のテクスチャデータを用いるかは、所定のアルゴリズムを用いて、前記三角形を単位として決定される。

また、SRAM17には、テクスチャバッファ20に記憶されているテクスチャデータのコピーが記憶されている。

演算サブブロック $202_1 \sim 202_8$ は、それぞれクロックイネーブラ $212_1 \sim 212_8$ により v a 1 データ S $220_1 \sim S$ 220_8 のレベル検出を行った結果、当該レベルが「1」の場合にのみ読み出し処理を行い、それぞれ読み出した (R, G, B, α) データ S 17 を、 (R, G, B, α) データ 17 を、 17 を、 17 を、 17 を、 17 を 17 を

[0034]

なお、テクスチャエンジン回路12は、フルカラー方式の場合には、テクスチャバッファ20から読み出した(R, G, B, α)データを直接用いる。一方、テクスチャエンジン回路12は、インデックスカラー方式の場合には、予め作成したカラールックアップテーブル(CLUT)をテクスチャCLUTバッファ23から読み出して、内蔵するSRAMに転送および記憶し、このカラールックアップテーブルを用いて、テクスチャバッファ20から読み出したカラーインデックスに対応する(R, G, B) データを得る。

[0035]

[演算ブロック203]

演算ブロック203は、演算サブブロック203 $_1$ ~203 $_8$ を有し、演算ブロック202から入力したテクスチャデータである(R, G, B. α)データS 202_1 ~S 202_8 と、トライアングルDDA回路11からのDDAデータS 11に含まれる(R, G, B)データとを、(R, G, B. α)データS 202_1 ~S 202_8 に含まれる α データ(テクスチャ α)が示す割合で混合し、(R, G, B)混合データを生成する。

そして、演算ブロック203は、生成された(R, G, B) 混合データと、対応するDDAデータS11に含まれる α データとを含む(R, G, B, α)データS203 $_1$ ~S203 $_8$ を、演算ブロック204に出力する。

演算サブブロック $203_1 \sim 203_8$ は、それぞれクロックイネーブラ $213_1 \sim 213_8$ により va1 データ $S220_1 \sim S220_8$ のレベル検出を行った 結果、当該レベルが「1」の場合にのみ上記混合および(R, G, B, α)データ $S203_1 \sim S203_8$ の出力を行う。

[0036]

[演算プロック204]

演算ブロック 2 0 4 は、演算サブブロック 2 0 4 $_1$ ~ 2 0 4 $_8$ を有し、入力した (R,G,B,α) データ S 2 0 3 $_1$ ~ S 2 0 3 $_8$ について、z バッファ 2 2 に記憶された z データの内容を用いて、z 比較を行い、 (R,G,B,α) データ S 2 0 3 $_1$ ~ S 2 0 3 $_8$ によって描画する画像が、前回、ディスプレイバッファ 2 1 に描画した値よりも手前(視点側)に位置する場合には、z バッファ 2 2 を 更新すると共に、 (R,G,B,α) データ S 2 0 3 $_1$ ~ S 2 0 3 $_8$ を、 (R,G,B,α) データ S 2 0 3 $_1$ ~ S 2 0 3 $_8$ を、 (R,G,B,α) データ S 2 0 4 $_1$ ~ S 2 0 4 $_8$ として、それぞれ演算ブロック 2 0 5 $_8$ に出力する。

演算サブブロック $204_1 \sim 204_8$ は、それぞれクロックイネーブラ $214_1 \sim 214_8$ により v a 1 データ S 2 20_1 \sim S 2 20_8 のレベル検出を行った結果、当該レベルが「1」の場合にのみ上述した z 比較および(R, G, B, α) データ S 2 0 4_1 \sim S 2 0 4_8 の出力を行なう。

[0037]

〔演算ブロック205〕

演算ブロック205は、演算サブブロック205 $_1$ ~205 $_8$ を有し、入力した(R, G, B, α)データS204 $_1$ ~S204 $_8$ と、既にディスプレイバッファ21に記憶されている(R, G, B)データとを、それぞれ(R, G, B, α)データS204 $_1$ ~S204 $_8$ に含まれる α データが示す混合値で混合し、混合後の(R, G, B)データS205 $_1$ ~S205 $_8$ をディスプレイバッファ21に書き込む(打ち込む)。

なお、メモリI/F回路13によるDRAM16に対してのアクセスは、16 画素について同時に行なわれる。

演算サブブロック $205_1 \sim 205_8$ は、それぞれクロックイネーブラ $215_1 \sim 215_8$ により v a 1 データS $220_1 \sim$ S 220_8 のレベル検出を行った結果、当該レベルが「1」の場合にのみ上述した混合処理およびディスプレイバッファ21への書き込み処理を行う。

[0038]

CRTコントローラ回路14

CRTコントローラ回路14は、与えられた水平および垂直同期信号に同期して、図示しないCRTに表示するアドレスを発生し、ディスプレイバッファ21から表示データを読み出す要求をメモリI/F回路13に出力する。この要求に応じて、メモリI/F回路13は、ディスプレイバッファ21から一定の固まりで表示データを読み出す。CRTコントローラ回路14は、ディスプレイバッファ21から読み出した表示データを記憶するFIFO(First In First Out)回路を内蔵し、一定の時間間隔で、RAMDAC回路15に、RGBのインデックス値を出力する。

[0039]

RAMDAC回路15

RAMDAC回路15は、各インデックス値に対応するR, G, Bデータを記憶しており、CRTコントローラ回路14から入力したRGBのインデックス値に対応するデジタル形式のR, G, Bデータを、D/Aコンバータに転送し、アナログ形式のR, G, Bデータを生成する。RAMDAC回路15は、この生成されたR, G, BデータをCRTに出力する。

[0040]

以下、3次元コンピュータグラフィックシステム1の全体動作について説明する。

ポリゴンレンダリングデータS4が、メインバス6を介してメインプロセッサ 4からDDAセットアップ回路10に出力され、DDAセットアップ回路10に おいて、三角形の辺と水平方向の差分などを示す変分データS10が生成される

この変分データS10は、トライアングルDDA回路11に出力され、トライアングルDDA回路11において、三角形内部の各画素における線形補間された(z, R, G, B, α , s, t, q) データが算出される。そして、この算出された(z, R, G, B, α , s, t, q) データと、三角形の各頂点の(x, y) データとが、DDAデータS11として、トライアングルDDA回路11から

テクスチャエンジン回路12に出力される。

[0041]

[0042]

次に、図3に示すテクスチャエンジン回路12およびメモリI/F回路13のパイプライン処理の動作について説明する。

ここでは、例えば、図 6 に示すような矩形 3 1 内の 8 画素について同時処理する場合を考える。この場合には、v a 1 データ S 2 2 0 $_{3}$,S 2 2 0 $_{5}$,S 2 2 0 $_{6}$ が「0」を示し、v a 1 データ S 2 2 0 $_{4}$,S 2 2 0 $_{7}$,S 2 2 0 8 が「1」を示している。

[0043]

va1データS220 $_1$ ~S220 $_8$ および被演算データS221 $_1$ ~S22 $_1$ %、それぞれ対応する演算サブブロック200 $_1$ ~200 $_8$ のクロックイネーブラ210 $_1$ ~210 $_8$ に入力される。

そして、クロックイネーブラ210 $_1$ ~210 $_8$ において、それぞれvalデータS220 $_1$ ~S220 $_8$ のレベルが検出される。具体的には、クロックイネーブラ210 $_4$,210 $_7$,210 $_8$ において「1」が検出され、クロックイネーブラ210 $_1$,210 $_2$,210 $_3$,210 $_5$,210 $_6$ において「0」が検出される。

その結果、演算サブブロック 200_4 , 200_7 , 200_8 においてのみ、被演算データ S 221_4 , S 221_7 , S 221_8 を用いて、「s / q」および「t / q」が算出され、当該除算結果 S 200_4 , S 200_7 , S 200_8 が演算ブロック 201 の演算ブロック 201_4 , 201_7 , 201_8 に出力される。

一方、演算サブブロック 200 $_1$, 200 $_2$, 200 $_3$, 200 $_5$, 200 $_6$ では、除算は行なわれない。

また、除算結果 $S200_4$, $S200_7$, $S200_8$ の出力と同期して、 v a 1 データ $S220_1$ ~ $S220_8$ が、演算ブロック201 の演算サブブロック 201_1 ~ 201_8 に出力される。

[0044]

次に、演算サブブロック $201_1\sim 201_8$ のクロックイネーブラ $210_1\sim 210_8$ において、それぞれ v a 1 データ S 2 $20_1\sim S$ 2 20_8 のレベルが検出される。

一方、演算サブブロック 201_1 , 201_2 , 201_3 , 201_5 , 201_6 では、演算は行なわれない。

また、テクスチャ座標データS202 $_4$,S202 $_7$,S202 $_8$ の出力と同期して、 v a l データS220 $_1$ ~S220 $_8$ が、演算ブロック202の演算サブブロック202 $_1$ ~202 $_8$ に出力される。

[0045]

次に、演算サブブロック202 $_1$ ~202 $_8$ のクロックイネーブラ212 $_1$ ~ 212_8 において、それぞれ v a 1 データS220 $_1$ ~S220 $_8$ のレベルが検出される。

そして、この検出結果に基づいて、演算サブブロック 202_4 , 202_7 , 202_8 においてのみ、SRAM17あるいはテクスチャバッファ20に記憶されているテクスチャデータの読み出し処理が行なわれ、(s, t)データに対応したテクスチャアドレスに記憶された(R, G, B, α)データが読み出される。

そして、この読み出した(R, G, B, α)データS202₄, S202₇,

 $S202_8$ が、演算ブロック204の演算サブブロック 203_4 , 203_7 , 203_8 に出力される。

一方、演算サブブロック 202_1 , 202_2 , 202_3 , 202_5 , 202_6 では、読み出し処理は行なわれない。

また、(R, G, B, α)データS202 $_4$, S202 $_7$, S202 $_8$ の出力と同期して、va1データS220 $_1$ \sim S220 $_8$ が、演算ブロック203 $_0$ 算サブブロック203 $_1$ \sim 203 $_8$ に出力される。

[0046]

そして、この検出結果に基づいて、演算サブブロック203 $_4$,203 $_7$,203 $_8$ においてのみ、それぞれ演算ブロック202から入力したテクスチャデータである(R,G,B. α)データS202 $_4$,202 $_7$,202 $_8$ と、トライアングルDDA回路11からのDDAデータS11に含まれる(R,G,B)データとを、(R,G,B. α)データS202 $_4$,202 $_7$,202 $_8$ に含まれる α データ(テクスチャ α)が示す割合で混合し、(R,G,B)混合データを生成する。

そして、演算サブブロック 203_4 , 203_7 , 203_8 は、生成された(R , G, B)混合データと、対応する DD A データ S 1 1 に含まれる α データとを含む(R, G, B, α)データ S 2 0 3_4 , 2 0 3_7 , 2 0 3_8 を、演算ブロック 2 0 4 に出力する。

一方、演算サブブロック 2 0 3 1 , 2 0 3 2 , 2 0 3 3 , 2 0 3 5 , 2 0 3 6 では、混合処理は行なわれない。

[0047]

そして、この検出結果に基づいて、演算サブブロック20 4_4 , 20 4_7 , 2

 04_8 においてのみ、(R, G, B, α)データS2O3 $_4$, S2O3 $_7$, S2O3 $_8$ について、zバッファ22に記憶されたzデータの内容を用いて、z比較が行なわれ、(R, G, B, α)データS2O3 $_4$, S2O3 $_7$, S2O3 $_8$ によって描画する画像が、前回、ディスプレイバッファ21に描画した値よりも手前に位置する場合には、zバッファ22が更新されると共に、(R, G, B, α)データS2O3 $_4$, S2O3 $_7$, S2O3 $_8$ が、それぞれ(R, G, B, α)データS2O4 $_4$, S2O4 $_7$, S2O4 $_8$ として、それぞれ演算サブブロック2O5 $_4$, 2O5 $_7$, 2O5 $_8$ に出力される。

[0048]

次に、演算サブブロック $205_1 \sim 205_8$ のクロックイネーブラ $215_1 \sim 215_8$ において、それぞれ v a 1 データ S $220_1 \sim S$ 220_8 のレベルが検出される。

そして、この検出結果に基づいて、(R, G, B, α)データS204 $_4$, S204 $_7$, S204 $_8$ の(R, G, B)データと、既にディスプレイバッファ21に記憶されている(R, G, B)データとが、 α データが示す混合値で混合され、(R, G, B)データS205 $_4$, S205 $_7$, S205 $_8$ が最終的に算出される。

そして、この混合処理された,(R,G,B)データS205 $_4$,S205 $_7$,S205 $_8$ が、ディスプレイバッファ21に書き込まれる。

一方、演算サブブロック 204_1 , 204_2 , 204_3 , 204_5 , 204_6 では、混合処理は行なわれない。

[0049]

 05_5 , 205_6 は停止した状態になり、これらの演算サブブロックは電力を消費しない。

[0050]

以上説明したように、3次元コンピュータグラフィックシステム1によれば、 テクスチャエンジン回路12におけるパイプライン処理において、同時処理する 8画素のうち、処理対象となる三角形の外部に位置する画素についての演算は行 なわないようにすることができる。

そのため、テクスチャエンジン回路12における消費電力を大幅に低減できる。その結果、3次元コンピュータグラフィックシステム1の電源として、簡単かつ安価なものを用いることができる。

なお、テクスチャエンジン回路12は、図3および図4に示すように、各演算サブブロックに、クロックイネーブラおよび1ビットのフラグ用フリップフロップを組み込むことで、上述した機能を実現するが、クロックイネーブラおよび1ビットのフラグ用フリップフロップの回路規模は小さいため、テクスチャエンジン回路12の回路規模が大幅に増大することはない。

[0051]

第2実施形態

図5は、本実施形態の3次元コンピュータグラフィックシステム451のシステム構成図である。

本実施形態の3次元コンピュータグラフィックシステム451は、αブレンド処理を行うか否かを各画素毎に予め判断し、αブレンド処理を行わないと判断した場合に、αブレンド処理を行う演算サブブロックのうち対応する演算サブブロックの処理を停止させる点を除いて、前述した第1実施形態の3次元コンピュータグラフィックシステム1と同じである。

すなわち、本実施形態では、各演算サブブロックは、第1実施形態の場合と同様に、対応する画素が処理対象となる三角形の外部に位置する場合には処理を停止する。また、演算サブブロックのうち α ブレンド処理を行う演算サブブロックは、対応する画素が処理対象となる三角形の外部に位置するか、あるいは対応する画素の α データが「0」である場合に処理を停止する。

3 3

[0052]

図5に示すように、3次元コンピュータグラフィックシステム451は、メインメモリ2、I/Oインタフェース回路3、メインプロセッサ4およびレンダリング回路425がメインバス6を介して接続されている。

図5において、図1と同じ符号を付した構成要素は、第1実施形態で説明した 同一符号を付した構成要素と同じである。

すなわち、メインメモリ2、I/Oインタフェース回路3、メインプロセッサ 4およびメインバス6は、第1実施形態で説明したものと同じである。

[0053]

また、図5に示すように、レンダリング回路425は、DDAセットアップ回路10、トライアングルDDA回路411、テクスチャエンジン回路12、メモリI/F回路413、CRTコントローラ回路14、RAMDAC回路15、DRAM16およびSRAM17を有する。

ここで、DDAセットアップ回路10、テクスチャエンジン回路12、CRT コントローラ回路14、RAMDAC回路15、DRAM16およびSRAM1 7は、第1実施形態で説明したものと同じである。

[0054]

以下、トライアングルDDA回路411およびメモリI/F回路413について説明する。

トライアングルDDA回路411

トライアングルDDA回路411は、前述した第1実施形態のトライアングルDDA回路11と同様に、DDAセットアップ回路10から入力した変分データS10を用いて、三角形内部の各画素の線形補間された(z, R, G, B, α, s, t, q)データを算出する。

本実施形態では、トライアングルDDA回路411は、並行して処理を行う矩

特平11-051795

形内に位置する8画素分のDDAデータS11を単位としてテクスチャエンジン回路12に出力する。

なお、以下、並行して処理を行う 8 画素についての(z, R, G, B, α , s, t, q, v a 1) データのうち、v a 1 データを v a 1 データ S 2 2 0 8 とし、(z, R, G, B, α , s, t, q) データを被演算データ S 2 2 1 1 1 1 1 2 3 4 5 5 5 6 6 7 8 8

すなわち、トライアングルDDA回路11は、8 画素分の(x, y)データと、valデータ $S220_1 \sim S220_8$ と、被演算データ $S221_1 \sim S221_8$ とからなるDDAデータS11をテクスチャエンジン回路12に出力する。

[0055]

また、トライアングルDDA回路411は、並行して処理を行う8画素について、上述したように線形補間して生成した(z, R, G, B, α , s, t, q) データのうち α データが「0」であるか否か、すなわち α ブレンド処理を行うか否かを判断する。

[0056]

メモリ<u>I/F回路413</u>

図6は、テクスチャエンジン回路12およびメモリI/F回路413の構成図である。

図6に示すように、メモリI/F回路413は、演算ブロック204および演算ブロック405を有する。

なお、図6において、図3と同じ符号を付した構成要素は、第1実施形態で説明した同一符号を構成要素と同じである。

すなわち、テクスチャエンジン回路12は、第1実施形態で説明したものと同じであり、メモリI/F回路413の演算ブロック204も第1実施形態で説明

したものと同じである。

[0057]

以下、メモリI/F回路413の演算ブロック405について説明する。

[演算ブロック405]

演算ブロック405は、演算サブブロック $405_1 \sim 405_8$ を有し、演算サブブロック $204_1 \sim 204_8$ から入力した(R, G, B, α)データS $204_1 \sim S204_8$ と、既にディスプレイバッファ21に記憶されている(R, G, B) データとを、それぞれ(R, G, B, α)データS $204_1 \sim S204_8$ に含まれる α データが示す混合値で混合し、混合後の(R, G, B) データS $405_1 \sim S405_8$ をディスプレイバッファ21に書き込む(打ち込む)。

このとき、演算サブブロック $405_1 \sim 405_8$ は、それぞれクロックイネーブラ $415_1 \sim 415_8$ により、それぞれ演算ブロック204からの v a 1 データS $220_1 \sim$ S 220_8 および図 5 に示すトライアングルDDA回路411からの v a 1 データS $411a_1 \sim$ S $411a_8$ のレベルを検出し、双方のレベルが「1」の場合にのみ α ブレンド処理を行う。

ここで、双方のレベルが「1」の場合とは、当該画素が処理対象となる三角形の内部に位置し、しかも、当該画素のαデータが「0」でない(αブレンド処理を行うことを示す)場合である。

すなわち、演算サブブロック $405_1\sim 405_8$ は、それぞれva1データ $S220_1\sim S220_8$ およびva1データ $S411a_1\sim S411a_8$ のうちいずれか一方が「0」の場合には、 α ブレンド処理を行わない。

[0058]

なお、演算サブブロック $405_1 \sim 405_8$ は、va1データ $S2220_1 \sim S220_8$ のレベルが「1」であり、va1データ $S411a_1 \sim S411a_8$ のレベルが「0」の場合には、演算サブブロック $204_1 \sim 204_8$ から入力した (R, G, B, α) データ $S204_1 \sim S204_8$ をディスプレイバッファ21 に書き込む。

[0059]

以下、3次元コンピュータグラフィックシステム451の動作について説明す

る。

3次元コンピュータグラフィックシステム451の全体動作は、基本的に前述 した第1実施形態で説明した3次元コンピュータグラフィックシステム1の全体 動作と同じである。

また、図6に示すテクスチャエンジン回路12およびメモリI/F回路413 のパイプライン処理の動作は、演算ブロック200~204の処理については、 前述した第1実施形態で説明した動作と同じである。

[0060]

以下、演算ブロック405の動作について説明する。

また、図5に示すトライアングルDDA回路411において、線形補間して生成した(z, R, G, B, α , s, t, q)データのうち α データが「0」であるか否かが判断され、当該判断の結果を示す v a1 データ411 a1 \sim S411 a8 が図6に示す演算サブブロック4151 \sim 41518 にそれぞれ出力される。

そして、演算サブブロック4 $15_1 \sim 415_8$ において、それぞれクロックイネーブラ4 $15_1 \sim 415_8$ により、va1データ $S220_1 \sim S220_8$ およびva1データ $S411a_1 \sim S411a_8$ のレベルが検出され、双方のレベルが「1」の場合にのみ α ブレンド処理が行われる。

 α ブレンド処理では、(R, G, B, α)データS204 $_1$ ~S204 $_8$ と、既にディスプレイバッファ21に記憶されている(R, G, B) データとが、それぞれ(R, G, B, α)データS204 $_1$ ~S204 $_8$ に含まれる α データが示す混合値で混合されて(R, G, B) データS405 $_1$ ~S405 $_8$ が生成される。そして、(R, G, B) データS405 $_1$ ~S405 $_8$ が、ディスプレイバッファ21に書き込まれる。

[0061]

すなわち、本実施形態では、演算サブブロック 4 $15_1\sim$ 4 15_8 のそれぞれにおいて、 v a l データ S 2 2 $0_1\sim$ S 2 2 0_8 および v a l データ S 4 1 1 a

 $_1$ ~S 4 1 1 a $_8$ のうち何れか一方が「0」の場合には、 α ブレンド処理は行われない。

[0062]

以上説明したように、3次元コンピュータグラフィックシステム451によれば、トライアングルDDA回路411において、各画素についてαデータが「0」であるか否かを判断する。

そして、メモリI/F回路413において、同時処理する8画素のうち処理対象となる三角形の内部に位置する画素であっても、トライアングルDDA回路4 11による上記判断の結果に基づいて、αデータが「0」の画素についてのαブレンド処理を行わないようにすることができる。

そのため、3次元コンピュータグラフィックシステム451によれば、前述した第1実施形態の3次元コンピュータグラフィックシステム1に比べてさらに、消費電力を低減できる。

[0063]

第3実施形態

図7は、本実施形態の3次元コンピュータグラフィックシステム551のシステム構成図である。

本実施形態の3次元コンピュータグラフィックシステム551では、例えば、 処理対象となっている画素のzデータとzバッファに記憶されている対応するz データとの比較を行い、今回描画しようとする画像が前回描画した画像より奥側 (視点側と反対の方向)にある場合には、当該画素についてのテクスチャ座標データ(u, v)の生成処理、テクスチャデータの読み出し処理、テクスチャαブ レンド処理およびαブレンド処理を停止する。

[0064]

図7に示すように、3次元コンピュータグラフィックシステム551は、メインメモリ2、I/Oインタフェース回路3、メインプロセッサ4およびレンダリング回路525がメインバス6を介して接続されている。

図7において、図1と同じ符号を付した構成要素は、第1実施形態で説明した 同一符号を付した構成要素と同じである。 すなわち、メインメモリ2、I/Oインタフェース回路3、メインプロセッサ 4 およびメインバス6 は、第1実施形態で説明したものと同じである。

[0065]

また、図7に示すように、レンダリング回路525は、DDAセットアップ回路10、トライアングルDDA回路11、テクスチャエンジン回路512、メモリI/F回路513、CRTコントローラ回路14、RAMDAC回路15、DRAM16およびSRAM17を有する。

ここで、DDAセットアップ回路10、トライアングルDDA回路11、CR Tコントローラ回路14、RAMDAC回路15、DRAM16およびSRAM 17は、第1実施形態で説明したものと同じである。

[0066]

以下、テクスチャエンジン回路 5 1 2 およびメモリ I / F 回路 5 1 3 について 説明する。

図8は、テクスチャエンジン回路512およびメモリI/F回路513の構成 図である。

図8に示すように、テクスチャエンジン回路512は、演算ブロック500、 501、502、503、504を有する。

また、メモリ I / F 回路 5 1 3 は、演算ブロック 5 0 5 を有する。

本実施形態では、演算ブロック500~505は、それぞれ8画素についての 処理を同時に行い、パイプライン処理が行われるように直列に接続されている。

ここで、演算ブロック500ではz比較処理が行われ、演算ブロック501では「s/q」および「t/q」の算出処理が行われ、演算ブロック502ではテクスチャ座標データ(u, v)の算出処理が行われ、演算ブロック503ではテクスチャバッファ20からの(R, G, B, α)データの読み出し処理が行われ、演算ブロック504ではテクスチャ α ブレンド処理が行われ、演算ブロック505では α ブレンド処理が行われる。

[0067]

[演算ブロック500]

演算ブロック500は、演算サブブロック500 $_1$ ~500 $_8$ を有し、図7に

示すトライアングルDDA回路11からDDAデータS11を入力する。

演算サブブロック $500_1 \sim 500_8$ は、それぞれクロックイネーブラ $214_1 \sim 214_8$ において、DDAデータS11に含まれるva1データS $220_1 \sim S220_8$ のレベル検出を行い、その結果、当該レベルが「1」の場合(当該 画素が、処理対象となる三角形の内部に位置する場合)にはz比較処理を行い、当該レベルが「1」でない場合にはz比較処理を行わない。

[0068]

演算サブブロック $500_1 \sim 500_8$ は、z比較処理において、DDAデータ S11に含まれる被演算データ $S221_1 \sim S221_8$ の z データと、z バッフ y y z z に記憶された対応する z データとを比較する。

そして、演算サブブロック $500_1 \sim 500_8$ は、被演算データ $S221_1 \sim S221_8$ によって描画する画像が、前回、ディスプレイバッファ 21 に描画した値よりも手前(視点側)に位置する場合には、それぞれ「1」を示す v a 1 データ $S500a_1 \sim S500a_8$ を演算ブロック 501 の演算サブブロック $501_1 \sim 501_8$ に出力し、それぞれ被演算データ $S221_1 \sim S221_8$ の z データで、z バッファ 22 に記憶されている対応する z データを書き換える。このとき、演算サブブロック $500_1 \sim 500_8$ は、さらに被演算データ $S2221_1 \sim S221_8$ を演算サブブロック $500_1 \sim 500_8$ に出力する。

一方、演算サブブロック 500_1 ~ 500_8 は、被演算データ $S2221_1$ ~ $S221_8$ によって描画する画像が、前回、ディスプレイバッファ 21 に描画した値よりも手前(視点側)に位置しない場合には、それぞれ「0」を示す v a 1 データ $S500a_1$ ~ $S500a_8$ を演算ブロック 501 の演算サブブロック 501_8 に出力し、z バッファ 22 に記憶されている対応する z データを書き換えない。

[0069]

[演算ブロック501]

演算ブロック501は、DDAデータS11が示す(s, t, q)データを用いて、sデータをqデータで除算する演算と、tデータをqデータで除算する演算とを行う。

特平11-051795

演算ブロック501は、図8に示すように、8個の演算サブブロック501 $_1$ ~501 $_8$ を内蔵する。

ここで、演算サブブロック 501_1 は、被演算データ $S2221_1$ および va1 データ $S220_1$, $S500a_1$ を入力し、クロックイネーブラ 511_1 ~ 511_8 により、 va1 データ $S2220_1$ および $S500a_1$ の双方が「1」、 すなわち有効であるか否かを判断し、双方が「1」であると判断した場合に、「s / q」 および「t / q」 を算出し、これを除算結果 $S501_1$ として演算ブロック 5020 演算サブブロック 5021 に出力する。

[0070]

また、演算サブブロック 501_1 は、va1データ $S220_1$ および $S500a_1$ のいずれか一方が「0」、すなわち無効であることを示すと判断した場合には演算は行わず、除算結果 $S501_1$ を出力しないか、あるいは、所定の仮値を示す除算結果 $S501_1$ を演算ブロック5020 で出力する。

なお、演算サブブロック $501_2\sim501_8$ も、それぞれ対応する画素について、演算サブブロック 501_1 と同じ演算を行い、それぞれ除算結果 $S501_2\sim S501_8$ を後段の演算ブロック 5020 の演算サブブロック $502_2\sim502$ にそれぞれ出力する。

[0071]

〔演算ブロック502〕

演算ブロック502は、演算サブブロック $502_1 \sim 502_8$ を有し、演算ブロック501から入力した除算結果 $S501_1 \sim S501_8$ が示す「s/q」および「t/q」に、それぞれテクスチャサイズUSIZEおよびVSIZEを乗じて、テクスチャ座標データ(u, v)を生成する。

演算サブブロック 502_1 は、クロックイネーブラ 512_1 において val データ $S220_1$ および $S500a_1$ のレベル検出を行い、双方のレベルが「1」 の場合にのみ演算を行い、それぞれ演算結果であるテクスチャ座標データ $S502_1$ を、演算ブロック503の演算サブブロック 503_1 に出力する。

演算サブブロック $502_2 \sim 502_8$ も、演算サブブロック 502_1 と同様に

、対応するデータの処理を行う。

[0072]

[演算ブロック503]

演算プロック 503は、演算サブブロック $503_1 \sim 503_8$ を有し、メモリ I / F回路 13 を介して、SRAM17 あるいは DRAM16に、演算ブロック 502 で生成したテクスチャ座標データ(u, v)を含む読み出し要求を出力し、メモリ I / F回路 13 を介して、SRAM17 あるいはテクスチャバッファ 2 のに記憶されているテクスチャデータを読み出すことで、(u, v)データに対応したテクスチャアドレスに記憶された(R, G, B, α)データ S17 を得る

演算サブブロック 503_1 は、クロックイネーブラ 513_1 において val データ $S220_1$ および $S500a_1$ のレベル検出を行い、双方のレベルが「1」 の場合にのみ読み出し処理を行い、それぞれ読み出した(R, G, B, α)データS17を、(R, G, B. α)データ $S503_1$ として、演算ブロック203 の演算サブブロック 504_1 に出力する。

演算サブブロック $503_2 \sim 503_8$ も、演算サブブロック 503_1 と同様に、対応するデータの処理を行う。

[0073]

[演算ブロック504]

演算ブロック 504は、演算サブブロック $504_1 \sim 504_8$ を有し、演算ブロック 503から入力したテクスチャデータである(R, G, B. α)データ $503_1 \sim S503_8$ と、トライアングル DDA 回路 11 からの対応する DDA データ S11 に含まれる(R, G, B) データとを、(R, G, B. α) データ $S503_1 \sim S503_8$ に含まれる α データ(テクスチャ α) が示す割合で混合し、(R, G, B) 混合データを生成する。

そして、演算ブロック 5 0 4 は、生成された(R, G, B) 混合データと、対応する DD A データ S 1 1 に含まれる α データとを含む(R, G, B, α)データ S 5 0 4 $_1$ ~ S 5 0 4 $_8$ を、演算ブロック 5 0 5 に出力する。

演算サブブロック $504_1 \sim 504_8$ は、それぞれクロックイネーブラ514

 $_1\sim 514_8$ により $_2$ a $_1$ データ $_2$ $_2$ $_2$ $_0$ および $_3$ $_5$ $_4$ $_5$ $_5$ $_5$ $_6$ $_8$ のレベル検出を行い、双方のレベルが「 $_1$ 」の場合にのみ上記混合処理を行う。

[0074]

[演算ブロック505]

演算ブロック505は、演算サブブロック505 $_1$ ~505 $_8$ を有し、入力した(R, G, B, α)データS504 $_1$ ~S504 $_8$ と、既にディスプレイバッファ21に記憶されている(R, G, B) データとを、それぞれ(R, G, B, α)データS504 $_1$ ~S504 $_8$ に含まれる α データが示す混合値で混合し、混合後の(R, G, B) データS505 $_1$ ~S505 $_8$ をディスプレイバッファ21に書き込む(打ち込む)。

演算サブブロック $505_1 \sim 505_8$ は、それぞれクロックイネーブラ $215_1 \sim 215_8$ において va1 データ $S220_1 \sim S220_8$ および $S500a_1 \sim S500a_8$ のレベルを検出し、双方のレベルが「1」の場合にのみ上記混合 処理およびディスプレイバッファ21への書き込み処理を行う。

[0075]

以下、図8に示すテクスチャエンジン回路512およびメモリI/F回路51 3のパイプライン処理の動作について説明する。

先ず、演算サブブロック $500_1\sim 500_8$ のクロックイネーブラ $214_1\sim 214_8$ において、それぞれ DDA データ S11 に含まれる va1 データ S22 $0_1\sim S220_8$ のレベル検出が行われ、当該レベルが「1」の場合(当該画素が、処理対象となる三角形の内部に位置する場合)には z 比較処理が行われる。

 $501_1 \sim 501_8$ に出力される。

一方、va1データ $S2220_1$ ~ $S2220_8$ のレベルが「1」でない場合には z比較処理は行われず、それぞれ「0」を示す va1データ $S500a_1$ ~ $S500a_8$ が演算ブロック501 の演算サブブロック 501_1 ~ 501_8 に出力される。このとき、zバッファ22に記憶されている対応するzデータは書き換えられない。

[0076]

一方、va1データ $S2220_1$ ~ $S2220_8$ および $S500a_1$ ~ $S500a_8$ のいずれか一方が「0」、すなわち無効であることを示すと判断された場合には、それぞれ演算サブブロック 501_1 ~ 501_8 では演算は行われない。

[0077]

次に、演算サブブロック 5 0 2_1 \sim 5 0 2_8 のクロックイネーブラ 5 1 2_1 \sim 5 1 2_8 において v a 1 データ S 2 2 0_1 \sim S 2 2 0_8 および S 5 0 0 a_1 \sim S 5 0 0 a_8 のレベル検出が行われる。

そして、双方のレベルが「1」の場合にのみ、演算サブブロック502 $_1$ ~502 $_8$ において、それぞれ演算ブロック501から入力した除算結果 $S501_1$ ~ $S501_8$ が示す「s/q」および「t/q」に、それぞれテクスチャサイズ USIZEおよびVSIZEが乗算され、テクスチャ座標データ(u, v)が生成される。テクスチャ座標データ(u, v)は、それぞれ演算サブブロック503 $_1$ ~503 $_8$ に出力される。

[0078]

次に、演算サブブロック $503_1\sim 503_8$ のクロックイネーブラ $513_1\sim 513_8$ において、 v a 1 データ $S220_1\sim S220_8$ および $S500a_1\sim 513_8$

 $S500a_8$ のレベル検出が行われ、双方のレベルが「1」の場合にのみ、テクスチャ座標データ(u, v)を含む読み出し要求がSRAM17に出力され、メモリI/F回路13を介してテクスチャデータが読み出され、(u, v) データに対応したテクスチャアドレスに記憶された(R, G, B, α) データS17が得られる。(R, G, B, α) データS17は、(R, G, B. α) データ $S503_8$ として、演算サブブロック $504_1 \sim 504_8$ に出力される

[0079]

そして、当該生成された(R, G, B) 混合データと、対応するDDAデータ S11に含まれる α データとを含む(R, G, B, α)データS504 $_1$ ~S504 $_8$ が、演算サブブロック504 $_1$ ~504 $_8$ から演算サブブロック505 $_1$ ~505 $_8$ に出力される。

[0080]

次に、演算サブブロック505 $_1$ ~505 $_8$ のクロックイネーブラ215 $_1$ ~215 $_8$ において、 $_1$ において、 $_2$ 20 $_1$ ~8220 $_8$ および $_3$ 500 $_8$ において、 $_1$ で $_2$ 20 $_1$ で $_3$ 220 $_8$ および $_3$ 500 $_8$ のレベルが検出され、双方のレベルが「1」の場合にのみ、(R、G、B、 $_1$ 6) データS504 $_1$ ~S504 $_8$ と、既にディスプレイバッファ21 に記憶されている(R、G、B)データとが、それぞれ(R、G、B、 $_1$ 6) データS504 $_1$ ~S504 $_8$ に含まれる $_1$ 6 で混合され、混合後の(R、G、B)データS505 $_1$ ~S505 $_8$ がディスプレイバッファ21に書き込まれる。

[0081]

以上説明したように、3次元コンピュータグラフィックシステム551によれば、テクスチャエンジン回路512の初段の演算ブロック500において各画素に関するz比較処理を行い、後の処理によって生成される画像データがディスプレイバッファ21に書き込まれるものであるかを判断する。

そして、テクスチャエンジン回路 5 1 2 およびメモリ I / F 回路 5 1 3 において、同時処理する 8 画素のうち処理対象となる三角形の内部に位置する画素であっても、演算ブロック 5 0 0 による上記判断の結果に基づいて、ディスプレイバッファ 2 1 に書き込まない画像データに関する処理を行わないように(停止)する。

そのため、3次元コンピュータグラフィックシステム551によれば、前述した第1実施形態の3次元コンピュータグラフィックシステム1に比べてさらに、消費電力を低減できる。

[0082]

本発明は上述した実施形態には限定されない。

例えば、前述した第2実施形態では、図6に示すように、テクスチャエンジン回路12およびメモリI/F回路413の各演算ブロックで8画素のデータについて同時に処理する場合について例示したが、図9に示すように、各演算ブロックで1画素のデータの処理を行うようにしてもよい。

この場合には、処理対象となる画素の被演算データS22 1_1 のみがテクスチャエンジン回路12に入力されるため、va1データS22 0_1 は不要となる。すなわち、演算サブブロック20 0_1 , 20 1_1 , 20 2_1 , 20 3_1 , 2041 では常に演算が行われ、演算サブブロック40 5_1 ではva1データS400 a_1 のレベルが「1」の場合にのみaブレンド処理が行われる。

[0083]

また、前述した第3実施形態では、図8に示すように、テクスチャエンジン回路512およびメモリI/F回路513の各演算ブロックで8画素のデータについて同時に処理する場合について例示したが、図10に示すように、各演算ブロックで1画素のデータの処理を行うようにしてもよい。

この場合には、処理対象となる画素の被演算データ $S2221_1$ のみがテクスチャエンジン回路512に入力されるため、va1データ $S2220_1$ は不要となる。すなわち、演算サブブロック 500_1 ではz比較処理が常に行われ、演算サブブロック 501_1 , 502_1 , 503_1 , 504_1 , 505_1 では、演算サブブロック 500_1 で生成された va1データ $S500a_1$ のレベルが「1」の場合にのみ処理が行われる。

[0084]

[0085]

また、上述した実施形態では、SRAM17を用いる構成を例示したが、SRAM17を設けない構成にしてもよい。

また、テクスチャバッファ20およびテクスチャCLUTバッファ23を、D RAM16の外部に設けてもよい。

[0086]

また、上述した実施形態では、3次元画像を表示する場合を例示したが、本発明は複数画素についてのデータを同時に処理して2次元画像を表示する場合にも 適用できる。

[0087]

また、上述した実施形態では、ポリゴンレンダリングデータを生成するジオメトリ処理を、メインプロセッサ4で行なう場合を例示したが、レンダリング回路5で行なう構成にしてもよい。

[0088]

さらに、上述した実施形態では、単位図形として三角形を例示したが、単位図 形は特に限定されず、例えば、矩形であってもよい。

[0089]

【発明の効果】

以上説明したように、本発明の画像処理装置およびその方法によれば、消費電力の大幅な低下を図ることができる。

そのため、本発明の画像処理装置によれば、小規模かつ簡単な構成の電源を用いることができ、小規模化が図れる。

【図面の簡単な説明】

【図1】

図1は、本発明の第1実施形態の3次元コンピュータグラフィックシステムの システム構成図である。

【図2】

図1に示すトライアングルDDA回路から出力されるDDAデータのフォーマットを説明するための図である。

【図3】

図3は、図1に示すテクスチャエンジン回路およびメモリ I / F回路の部分構成図である。

【図4】

図4は、図3に示す演算サブブロックの内部構成図である。

【図5】

図5は、本発明の第2実施形態の3次元コンピュータグラフィックシステムの システム構成図である。 【図6】

図6は、図5に示すテクスチャエンジン回路およびメモリ I / F 回路の部分構成図である。

【図7】

図7は、本発明の第3実施形態の3次元コンピュータグラフィックシステムの システム構成図である。

【図8】

図8は、図7に示すテクスチャエンジン回路およびメモリI/F回路の部分構成図である。

【図9】

図9は、図5に示す3次元コンピュータグラフィックシステムの変形例の構成 図である。

【図10】

図10は、図7に示す3次元コンピュータグラフィックシステムの変形例の構成図である。

【図11】

図11は、図1に示す3次元コンピュータグラフィックシステムにおけるクロックイネーブラーを適用した、パイプライン処理を行なっていない演算ブロックの構成図である。

【図12】

図12は、従来技術の問題点を説明するための図である。

【符号の説明】


1…3次元コンピュータグラフィックシステム、2…メインメモリ、3…I/Oインタフェース回路、4…メインプロセッサ、5…レンダリング回路、10…DDAセットアップ回路、11…トライアングルDDA回路、12…テクスチャエンジン回路、13…メモリI/F回路、14…CRTコントローラ回路、15…RAMDAC回路、16…DRAM、17…SRAM、20…テクスチャバッファ、21…ディスプレイバッファ、22…Zバッファ、23…テクスチャCLUTバッファ、200~205…演算ブロック、2001~2008, 2011

特平11-051795


 \sim 201₈, 202₁ \sim 202₈, 203₁ \sim 203₈, 204₁ \sim 204₈, 205₁ \sim 205₈ …演算サブブロック、210₁ \sim 210₈, 211₁ \sim 211₈, 212₁ \sim 212₈, 213₁ \sim 213₈, 214₁ \sim 214₈, 215₁ \sim 215₈ …クロックイネーブラ、222…データ用フリップフロップ、223…プロセッサエレメント、224…フラグ用フリップフロップ


【書類名】 図面

【図1】





【図2】























【図9】




【図10】



【図11】



【図12】



【書類名】

要約書

【要約】

【課題】 消費電力の大幅な低下を図れる画像処理装置を提供する

【解決手段】 ディスプレイに表示する所定の形状を単位図形の組み合わせで表現するために、複数の画素についての演算を同時に行い、処理対象となっている前記単位図形の内側に位置する画素についての演算結果を有効なものとして用いて処理を行なうグラフィック演算装置であって、演算サブブロック200 $_1\sim205_8$ において、それぞれ対応する val データ $S220_1\sim S220_8$ の有効性がクロックイネーブラ $210_1\sim 215_8$ で判断され、対応する val データが有効を示す演算サブブロックのみが演算を実行し、そうでない演算サブブロックは演算を行なわない。演算ブロック200~205は、パイプライン処理を実現する。

【選択図】 図3

特平11-051795

認定・付加情報

特許出願の番号

平成11年 特許顯 第051795号

受付番号

59900178199

書類名

特許願

担当官

第八担当上席

0097

作成日

平成11年 3月11日

<認定情報・付加情報>

【特許出願人】

【識別番号】

000002185

【住所又は居所】

東京都品川区北品川6丁目7番35号

【氏名又は名称】

ソニー株式会社

【代理人】

申請人

【識別番号】

100094053

【住所又は居所】

東京都台東区柳橋2丁目4番2号 創進国際特許

事務所

【氏名又は名称】

佐藤 隆久

出願人履歴情報

識別番号

[000002185]

1. 変更年月日 1990年 8月30日

[変更理由] 新規登録

住 所 東京都品川区北品川6丁目7番35号

氏 名 ソニー株式会社